Vom Telefonanschluss aus gesehen folgt auf den Filterschaltkreis U1001 der PCM-Codierer/Decodierer U1011. Der U1011 realisiert die Analog-Digital-Wandlung der zu sendenden Daten und die Digital-Analog-Wandlung der eintreffenden Daten. Das im Datenblatt enthaltene Blockschaltbild erklärt rudimentär die Funktionsweise des U1011. Über den Pin AI trifft das analoge Signal des Senders ein. Die Digitalwandlung übernimmt ein 13Bit-SAR-Wandler. Über einen Parallel-Seriell-Wandler wird das digitale Signal schließlich am Pin DO ausgegeben.
Die Steuerung im mittleren Bereich des Blockschaltbilds ist stark vereinfacht dargestellt. Wichtigster Punkt ist der 8/13Bit-Konverter, der die Kompandierung des analogen Signals übernimmt. Dabei werden hohe Pegel gedämpft und niedrige Pegel verstärkt. Insgesamt kann so das mit 13Bit gewandelte Digitalsignal auf 8Bit reduziert werden, ohne dass im Bereich der Telefonie merkliche Qualitätseinbußen auftreten. Ein Umschalter sorgt dafür, dass der 8/13Bit-Konverter sowohl für die Kompandierung im Senderkanal als auch für die Regeneration im Empfängerkanal genutzt werden kann.
Das digitale Signal, das der U1011 über den Pin DI erhält, wird zuerst in einem Seriell-Parallel-Wandler verarbeitet und dann dem 8/13Bit-Konverter zugeführt. Nachdem das Audiosignal wieder auf 13Bit regeneriert wurde, erfolgt die Analogwandlung und die Ausgabe am Pin AO.
Über den Pin T erhält der U1011 seinen Grundtakt. Die Signale an den Pins ZS und ZE übernehmen die Ablaufsteuerung. Eine PCM32-Leitung ermöglicht die gleichzeitige Übertragung von 32 Telefongesprächen. Die Steuersignale für die sogenannte Zeitlagensteuerung sorgen dafür, dass der jeweilige U1011 nur die für ihn gedachten Pakete verarbeitet beziehungsweise zur richtigen Zeit seine Daten ausgibt. Die Signale TS und TE liefern schließlich noch den Takt für die Datenübertragungen.
Die Abmessungen des Dies betragen 5,4mm x 3,4mm.
Abgesehen von den Details des Digitalteils lassen sich die einzelnen Funktionsblöcke relativ gut identifizieren. Die analogen Schaltungsteile und ihre Potentiale sind im rechten Bereich untergebracht, wo sie vom Digitalteil möglichst wenig gestört werden.
In der linken oberen Ecke des Dies befinden sich die bekannten quadratischen Strukturen, die es ermöglichen die Abbildungsqualität der verschiedenen Masken zu beurteilen.
Die Bezeichnung U1011-2 lässt vermuten, dass es sich um eine zweite Revision des Designs handelt.
Zwischen der Modellbezeichnung und den Quadraten befinden sich zwei Teststrukturen.
Die Teststrukturen in der Nähe des DACs sind die gleichen, die auch beim U1001 integriert wurden.
In der unteren linken Ecke befindet sich eine weitere Teststruktur, die dem Anschein nach zwei MOSFETs enthält.
An der oberen Kante, im rechten Bereich sind Teststrukturen integriert, die wahrscheinlich Widerstände darstellen.
Auf dem U1011 kam die gleiche Kondensatorbauform zum Einsatz wie sie auch in den SC-Filtern des U1001 verwendet wurde. Hier ist eine Kette von 13 Kondensatoren als Teststruktur integriert. Das linke Testpad kontaktiert die untere Polysiliziumlage. Das rechte Testpad kontaktiert die obere Polysiliziumlage.
Neben den großen Testpads sind auf dem Die auch einige kleine Testpunkte integriert. In den quadratischen Flächen sind die runden Aussparungen der Passivierungsschicht zu erahnen. Höchstwahrscheinlich wurden diese Testpunkte für die Entwicklung und Fehlersuche vorgehalten. Die kleineren Flächen erhöhen den Kontaktierungsaufwand, was abseits der Serienproduktion aber kein größeres Problem darstellt.
Der Digital-Analog-Wandler nimmt eine große Fläche in der unteren rechten Ecke des Dies ein. Es handelt sich um einen Switched-Capacitor-DAC, dessen Kondensatoren stark an die SC-Filter des U1001 erinnern.
Das Patent US4661802A zeigt beispielhaft den grundsätzlichen Aufbau eines Switched-Capacitor-DACs. Die Funktionsweise ist einem mit Widerständen aufgebauten DAC ähnlich, nur dass hier statt den Widerständen Kondensatoren zugeschaltet werden. Die unterschiedlich großen Kapazitäten übertragen unterschiedliche Ladungsmengen, die ein Integrator in die gewünschte Ausgangsspannung wandelt.
Eine Erweiterung des Switched-Capacitor-DACs ist der Split-Switched-Capacitor-DAC. Der IEEE-Artikel "Linearity Analysis on a Series-Split Capacitor Array for High-Speed SAR ADCs" zeigt den grundsätzlichen Aufbau eines derartigen DACs. Der U1011 benötigt eine Auflösung von 13Bit. Bei einem klassischen Aufbau müsste der größte Kondensator 4096 mal so groß sein wie der kleinste Kondensator, was sich nicht sauber umsetzen lässt. Um dieses Problem zu umgehen, kann man den DAC in zwei Teile aufspalten und den LSB-Bereich über einen Längskondensator anbinden. Der Längskondensator reduziert die wirksamen Kapazitäten im LSB-Bereich, so dass zwei DAC-Bereiche aufgebaut werden können, in denen die höchsten Kondensatorverhältnisse nur 64:1 beziehungsweise 32:1 betragen müssen.
Oberhalb der Kondensatorfläche befinden sich für jedes Bit drei große Transistoren, die aus der darüber liegenden Logikzeile angesteuert werden. Die Transistoren 1 und 3 schalten die zwei Referenzspannungen zum jeweiligen Kondensator durch. Der Transistor 2 verbindet den Kondensator mit dem analogen Massepotential.
Oberhalb des Transistors 1 befindet sich eine recht massive Anbindung des positiven Versorgungspotentials Ucc. Der Transistor 1 ist höchstwahrscheinlich ein p-Kanal-MOSFET, der sich in eine n-dotierte Wanne befindet. Die n-dotierte Wanne, das Body-Potential des MOSFETs, hätte man mit dem Ur+ Potential verbinden können. Wahrscheinlich sorgt die Anbindung an das Ucc Potential für ein wünschenswerteres Schaltverhalten. Es ist außerdem schön zu sehen, dass der p-Kanal-Transistor 1 länger und schmaler ist als der n-Kanal-Transistor 3. Beide Transistoren müssen möglichst gleiche Eigenschaften aufweisen, ein p-Kanal-Transistor bietet aber üblicherweise eine schlechtere Leitfähigkeit. Dieser Unterschied wurde wahrscheinlich mit dem angepassten Länge/Breite-Verhältnis ausgeglichen.
Oberhalb des Transistors 2 befindet sich ein zusätzlicher Streifen der Metalllage. Am linken Ende des Steifens ist der kleine Transistor 2B integriert, der eine Verbindung zum Massepotential schaffen kann. Außerdem führt eine Leitung von dem Metallstreifen in den Logikbereich. Der rechte Teil des Streifens kontaktiert großflächig den darunter liegenden Bereich. Wie sich gleich noch zeigen wird, muss diese Zusatzstruktur den Widerstand des Transistors 2 beeinflussen. Es wäre denkbar, dass das Body-Potential unterhalb des Transistors 2 variiert wird, was die Threshold-Spannung und damit auch den Widerstand im durchgeschalteten Zustand beeinflussen würde.
Die Kondensatoren sind der optischen Erscheinung nach genauso aufgebaut wie die Kondensatoren des U1001. Man kann einigermaßen erkennen welche Bereiche miteinander verbunden sind und welche nicht.
Wie es bei einem Split-Switched-Capacitor-DAC zu erwarten ist, kann der Kondensator- und Transistorbereich in zwei Blöcke unterteilt werden. Rechts der rot gestrichelten Linie befindet sich der MSB-DAC mit den Kapazitätsverhältnissen 64:32:16:8:4:2:1 (gelb/rot/weiß/schwarz/rosa/braun/türkis). Die Transistoren sind ähnlich skaliert, so dass sich dort ähnliche Stromdichten einstellen. Das sorgt wiederum für ein möglichst ideales Verhalten der einzelnen Segmente. Nach dem weißen Transistor ist ein Sprung der Ussa-Transistorflächen zu erkennen. Bei den folgenden Ussa-Schaltern (schwarz/rosa/braun/türkis) fehlt die oben beschriebene Beeinflussung des Body-Potentials. Anscheinend vermindert das die Leitfähigkeit der Transistoren.
An der unteren Kante befindet sich die weiße Sammelschiene, die die Kondensatoren mit dem Operationsverstärker am Ausgang verbindet. In der Mitte des rechten Blocks befindet sich der Koppelkondensator X, der über die rote Leitung mit dem LSB-DAC verbunden ist. In diesem Bereich beträgt das Kapazitätsverhältnis 32:16:8:4:2:2 (hellgrün/lila/dunkelgrün/blau/dunkeltürkis/orange). Warum die Kapazität des letzten Kondensators nicht halbiert wurde bleibt unklar. Vielleicht täuschen die Strukturen und es beträgt auch das letzte Flächenverhältnis 2:1.
Der Block rechts der Kondensatorfläche scheint der Ausgangsoperationsverstärker zu sein. Oberhalb befindet sich ein großer Kondensator, der mit ziemlicher Sicherheit zum Operationsverstärker gehört und dort den notwendigen Integrationseffekt ausbildet.
An der unteren Kante ist die vom U1001 bekannte Eingangsschutzstruktur zu sehen. Obwohl es sich um einen Ausgang handelt, ist dieser Schutz notwendig, da vom Bondpad aus eine Rückkopplung des Ausgangssignals erfolgt.
Der Block über dem Ausgangsoperationsverstärker scheint eine Arbeitspunkteinstellung darzustellen. Eine Leitung führt zum Ausgangsoperationsverstärker und eine weitere Leitung führt zum Komparator des ADCs. Es könnte sich um die integrierte Offsetkompensation handeln, die das Datenblatt beschreibt.
Die Arbeitspunkteinstellung besitzt einen nicht weiter verbundenen Anschluss (roter Pfeil unten). Es scheint, dass dieser Anschluss mit einem nicht genutzten Bondpad in der oberen rechten Ecke verbunden werden könnte. Hier ist das Bondpad am positiven Versorgungspotential der zugehörigen Eingangsschutzschaltung angeschlossen. Ein minimal kleineres Kontaktpad führt ebenfalls in den Bereich der Arbeitspunkteinstellung (grün), kontaktiert dort aber anscheinend nur eine Rahmenstruktur. Es könnte sein, dass es sich hier um Vorhalte handelt den Arbeitspunkt und damit wahrscheinlich den Offset der Signale extern abgleichen zu können.
Der SAR-ADC ist sehr ähnlich aufgebaut wie der DAC. Das verwundert kaum, da der SAR-ADCs auf einem fast exakt baugleichen DAC basiert. Zusätzlich werden nur noch die Schalter für das Eingangssignal, ein Komparator und eine SAR-Logik benötigt.
In einem mit
Widerständen aufgebauten SAR-ADC wie dem ADC574 wird das
Eingangssignal in einen Strom gewandelt und zum negativen Strom des integrierten DACs
addiert. Ein Komparator zeigt an ob der DAC-Wert betragsmäßig höher oder
niedriger ist als das Eingangssignal. Abhängig vom Ergebnis des Komparators
werden immer niederwertigere Bits gesetzt oder nicht gesetzt und es erfolgt eine
stetige Annäherung der beiden Ströme. Am Ende des Durchlaufs zeigt der DAC einen Digitalwert
an, der dem zu wandelnden Analogwert entspricht.
Bei einem SC-SAR-ADC reicht es
die sowieso vorhandenen Kondensatoren auf die Eingangsspannung aufzuladen und
die so eingestellte Ladung dann mit dem DAC-Signal zu überlagern. Im ersten
Schritt wird das System zurückgesetzt, indem beide Seiten der Kondensatoren auf
das Massepotential gelegt werden. Danach trennt man die Masseverbindung auf der
hier zu sehenden Seite und lädt die Kondensatoren mit der Eingangsspannung auf.
Im nächsten Schritt wird die gemeinsame Elektrode, die auch am Komparator
angebunden ist, vom Massepotential abgetrennt. Das Potential am
Komparatoreingang erreicht dann wieder das Massepotential, wenn der DAC den Wert
der ursprünglichen Eingangsspannung einstellt. Entsprechend schaltet die
SAR-Logik nacheinander die Bits zu.
Wie beim DAC im Empfänger-Kanal sind auch hier an jedem Kondensatorblock die drei Transistoren der beiden Referenzspannungen und des Massepotentials angebunden. Es ist schön zu sehen, dass für den analogen Eingang zusätzlich zwei große Transistoren integriert wurden (hellgrün). Das ist notwendig, da das Signal positive und negative Polarität aufweisen kann. Außerdem ist deutlich zu erkennen, dass die Ansteuerung nicht von unten, sondern von der Seite eintrifft. Das ist logisch, da unterhalb der Kondensatoren das Register des DACs platziert ist. Die Ansteuerung der Schalter für das Eingangssignal erfolgt aber direkt aus der SAR-Steuerlogik.
Die im Datenblatt erwähnte "Abtast- und Halteschaltung" ist durch den Aufbau des SC-ADCs selbst gegeben. Ein eigenes Sample&Hold-Glied ist nicht notwendig. Beim Start der Digitalwandlung wird die Kondensatorfläche auf die Eingangsspannung aufgeladen. Das Datenblatt gibt dafür eine Einschwingzeit von 15-20µs an. Danach erfolgt mit der so gespeicherten Ladung die oben beschriebene SAR-Digitalwandlung. Das Datenblatt gibt dafür einen Zeitraum von 80µs an, wobei darin auch etwas weniger als 7µs für eine Digital-Analog-Wandlung im Empfänger-Kanal eingeplant ist.
Die Kondensatorfläche ist exakt gleich aufgebaut wie die Kondensatorfläche des DACs, was nur logisch ist.
Der Komparator des SAR-ADCs ist links der Kondensatorfläche integriert.
Innerhalb des digitalen Schaltungsteils befinden sich mehrere Flächen, die vom positiven Versorgungspotential kontaktiert werden. Die Quadrate stellen höchstwahrscheinlich kleine Kondensatoren dar, deren Kapazität sich zwischen dem Substrat und der zum Substrat invers dotierten Fläche ausbildet.
Verfolgt man das Versorgungspotential Vcc, so zeigt sich, warum die Kapazitäten (rot) notwendig waren. Die orange Leitung vom Ucc-Bondpad zu den digitalen Schaltungsteilen ist relativ lang und führt an den analogen Schaltungsteilen vorbei. Entsprechend besteht die Gefahr, dass Schaltvorgänge im Digitalteil zu problematischen Spannungseinbrüchen führen und zusätzlich den Analogteil stören. Die im Logikbereich platzierten Kapazitäten dienen in diesem Zusammenhang als Energiespeicher, die die Spannungsversorgung stabilisieren und für eine gleichmäßigere Stromaufnahme sorgen.
Das Ussd-Potential liegt direkt neben dem Logikbereich. Es wird über viele Leitungen von den Seiten in die Schaltung geführt.
Im Digitalteil lassen sich nicht alle Schaltungsblöcke identifizieren, der 8/13Bit-Konverter ist allerdings relativ klar zu erkennen. Vom DAC/ADC-Bereich führen 13 Datenleitungen und einige Steuerleitungen zu einer vertikalen Spalte, die vermutlich einen Zwischenspeicher darstellt. Links davon befindet sich eine Spalte mit dreieckigen Strukturen. An der unteren Kante dieses Bereichs verlaufen acht Leitungen nach links in den weiterführenden Logikbereich. Es ist sehr wahrscheinlich, dass es sich hier um den Schaltungsteil handelt, der die Umwandlung zwischen den 13Bit- und den 8Bit-Signalen realisiert.
Die genaue Funktionsweise des 13/8Bit-Wandlers erschließt sich nicht.
Der restliche Logikbereich enthält die Ablaufsteuerung des Bausteins, die SAR-Steuerungslogik, die Steuerung zur Ausgabe der digitalisierten Sender-Daten und die Steuerung zum Einlesen der Empfänger-Daten.
Der Parallel-Seriell-Wandler und der Seriell-Parallel-Wandler lassen sich noch erahnen, indem man den Leitungen von den zugehörigen Pins in den Digitalteil folgt. Auf diesem Bild kommen von rechts die acht Leitungen aus dem 13/8Bit-Wandler, verlaufen nach links durch zwei Logikspalten und erreichen eine dritte Spalte, die am oberen Ende mit dem DI-Pin verbunden ist. In dieser Spalte muss sich der Seriell-Parallel-Wandler befinden. Passend dazu sind darin acht gleiche Elemente zu erkennen.
Rechts neben der Logikspalte des Seriell-Parallel-Wandlers führen acht Leitungen nach oben in einen Bereich, an den der DO-Pin angeschlossen ist. Dort muss sich entsprechend der Parallel-Seriell-Wandler befinden.
An den digitalen Eingängen befindet sich neben der Schutzstruktur ein kleiner Schaltungsteil, der vermutlich eine erste Signalaufbereitung darstellt.
Der digitale Ausgang ist etwas komplexer aufgebaut als die Eingänge. Unterhalb des Bondpads sind die zwei Push-Pull-Blöcke zu erkennen.
